I ricercatori di Intel Labs hanno presentato un processore Intel, ancora in fase sperimentale, con 48 core, denominato " single-chip cloud computer ", che ridefinisce molti degli approcci attualmente adottati per la progettazione di notebook, PC e server. Questo chip futuristico vanta un numero di motori di elaborazione circa 10-20 volte superiore rispetto agli attuali processori Intel Core più diffusi.
Obiettivo a lungo termine della ricerca è aggiungere caratteristiche ampiamente scalabili ai futuri computer che favoriscano lo sviluppo di categorie interamente nuove di applicazioni software e interfacce uomo-macchina.
Il prossimo anno l’azienda prevede di coinvolgere il settore e il mondo accademico distribuendo almeno 100 di questi chip sperimentali per la ricerca pratica nello sviluppo di nuove applicazioni software e nuovi modelli di programmazione.
Mentre Intel integrerà caratteristiche importanti in una nuova linea di chip con marchio Core all’inizio del prossimo anno e introdurrà processori a sei e otto core più avanti nel 2010, questo prototipo contiene 48 core di elaborazione Intel pienamente programmabili, il numero più elevato finora raggiunto in un singolo chip di silicio.
Il prototipo include inoltre una rete ad alta velocità su chip per la condivisione di informazioni, oltre a tecniche di power management completamente nuove che rendono possibile un’efficienza energetica estremamente elevata per tutti i 48 core, con un consumo di appena 25 watt in inattività o di 125 watt quando operano alle massime prestazioni (equivalente circa a quello degli attuali processori Intel e di appena due lampadine standard per uso domestico).
Intel intende approfondire tutti gli aspetti necessari a pianificare e coordinare i diversi core di questo chip sperimentale per i futuri chip mainstream.
I futuri notebook con una capacità di elaborazione di quest’ordine di grandezza potrebbero ad esempio essere dotati di una capacità visiva simile a quella degli esseri umani, per vedere oggetti e movimenti in tempo reale e con un’elevata accuratezza.
Immaginiamo ad esempio di interagire un giorno con un computer per una lezione di danza virtuale o una sessione di shopping on line in cui si utilizzano la videocamera 3D e il display di un notebook del futuro per riflettere un’immagine speculare di noi stessi con indosso gli abiti che ci interessano. Sarà possibile rigirarsi e vedere l’effetto del tessuto e se il colore è appropriato per la nostra carnagione.
Questo tipo di interazione potrebbe portare a eliminare la necessità di tastiere, telecomandi o joystick per i videogame. Secondo alcuni ricercatori, i computer potrebbero anche essere in grado di leggere le onde cerebrali, consentendo agli utenti di impartire i comandi, ad esempio dettare parole, semplicemente pensandoli, senza parlare.
Intel Labs ha soprannominato questo chip sperimentale "single chip cloud computer" perché ricorda l’organizzazione dei data center utilizzati per creare un "cloud" di risorse informatiche tramite Internet, al fine di distribuire servizi come servizi bancari on line, social networking e shopping on line a milioni di utenti.
I cloud data center sono costituiti da decine di migliaia di computer collegati tramite una rete fisicamente cablata, che distribuiscono attività complesse e set di dati di notevoli dimensioni in parallelo.
Il nuovo chip di ricerca sperimentale di Intel si basa su un approccio analogo, anche se tutti i computer e le reti sono integrati in una singola piastrina di silicio Intel con gate metallici ad alta costante k (high k) a 45 nm delle dimensioni di un francobollo, con una riduzione significativa della quantità di computer fisici necessari per creare un cloud data center.
“Con un chip come questo possiamo immaginare un cloud data center del futuro caratterizzato da un’efficienza energetica di gran lunga superiore rispetto alle attuali soluzioni, con un significativo risparmio di risorse in termini di spazio e costi energetici”, ha dichiarato Justin Rattner, Direttore di Intel Labs e Chief Technology Officer di Intel.
“Nel corso del tempo, prevediamo che questi concetti avanzati trovino una loro collocazione nei dispositivi mainstream, così come le tecnologie evolute del settore automobilistico, ad esempio il controllo elettronico del motore, gli air bag e i sistemi ABS, sono ormai disponibili in tutte le vetture”.
Grazie ai core i dati vengono indirizzati in modo intelligente dal software per una maggiore efficienza
Il chip sperimentale include una rete ad alta velocità tra i core per la condivisione efficiente di informazioni e dati. Questa tecnica rende possibile un miglioramento significativo delle prestazioni delle comunicazioni e dell’efficienza energetica rispetto all’attuale modello di data center, perché i pacchetti di dati devono spostarsi solo di pochi millimetri sul chip anziché di decine di metri verso un altro sistema informativo.
Il software applicativo può utilizzare questa rete per trasferire rapidamente le informazioni direttamente tra core in una questione di pochi microsecondi, riducendo la necessità di accedere ai dati nella memoria di sistema all’esterno del chip, più lenta.
Le applicazioni possono inoltre gestire dinamicamente i core da utilizzare per una determinata attività in un dato momento, in risposta a specifici requisiti di prestazioni e energia.
Le attività correlate possono essere eseguite in core contigui e i risultati possono essere trasferiti direttamente da un core al successivo come in una catena di montaggio, per massimizzare le prestazioni complessive.
Inoltre, il controllo del software viene esteso grazie alla possibilità di gestire la tensione e la velocità di clock. È possibile attivare e disattivare i core e cambiarne i livelli di prestazioni, con un adattamento continuo finalizzato a consumare l’energia minima necessaria in un dato momento.
Risposta alle problematiche software
La programmazione per processori con più core presenta problemi ormai noti per il settore, in virtù del passaggio dei produttori di computer e software verso soluzioni many-core su un singolo chip di silicio.
Il prototipo consente di applicare sul chip gli approcci di programmazione parallela diffusi ed efficienti utilizzati nel software dei cloud data center.
I ricercatori del progetto di collaborazione Open Cirrus di Intel, HP e Yahoo hanno già iniziato il porting delle applicazioni cloud verso questo chip dell’architettura Intel con 48 core utilizzando Hadoop, un framework di software Java che supporta applicazioni distribuite ad uso intensivo di dati, come dimostrato da Rattner.
Intel prevede di realizzare almeno 100 chip sperimentali da distribuire a decine di collaboratori di settore e ricercatori accademici di tutto il mondo con l’obiettivo di sviluppare nuove applicazioni software e nuovi modelli di programmazione per i futuri processori many-core.
Uno degli istituti europei che prevede di utilizzare il chip Intel come base per la futura ricerca è l’ETH di Zurigo.
“Siamo entusiasti del single-chip cloud computer di Intel”, ha commentato il professor Timothy Roscoe, del gruppo sistemi del Dipartimento di informatica dell’ETH di Zurigo.
“Con il progetto Barrelfish stiamo progettando le architetture dei sistemi operativi per i futuri sistemi multi-core e many-core. Il sistema di memoria e il supporto del chip per il trasferimento di messaggi rispondono perfettamente ai nostri requisiti e rappresentano il veicolo ideale per testare e validare le nostre idee".
Questo traguardo rappresenta il risultato più recente ottenuto dal programma di ricerca Intel nel campo del computing su scala tera, destinato a superare le barriere per realizzare futuri chip con decine o centinaia di core.
È stato creato in collaborazione dai centri di ricerca di Intel Labs di Bangalore (India), Brunswick (Germania) e Hillsboro, Oregon (USA). Intel Brunswick, parte di Intel Labs Europe, ha progettato il core del processore, l’hardware speciale che consente ai core di comunicare con una latenza ridotta e un controller di memoria semplificato, energeticamente efficiente, ottimizzato per le architetture many-core.
Il team tedesco, responsabile delle attività di validazione dell’intero chip, ha applicato una tecnologia proprietaria di emulazione di microprocessori che ha consentito al team internazionale di testare i progetti software e hardware prima dell’effettiva realizzazione del chip.
In questo modo è stato possibile dimezzare i tempi di progettazione e accelerare lo sviluppo di software. I dettagli sull’architettura e sui circuiti del chip dovrebbero essere pubblicati in un documento che verrà presentato nel corso dell’International Solid State Circuits Conference a febbraio.
